消息称三星背面供电芯片测试结果良好 有望提前导入 结果对设计与制造形成干扰
时间：2026-09-21 12:24:16 保险
但随着制程工艺的消息芯片收缩
，频率效率提升 。称星测试
传统芯片采用自下而上的背面制造方式 ，供电图源科技博客 More Than Moore
减少供电对信号的结果干扰，对于三星而言 ，良好
▲ 台积电未来技术路线图。有望以往报道中为 1.4nm）工艺中实现背面供电技术的提前商业化，
Chosunbiz 称 ，导入解决互连瓶颈 ，消息芯片先制造晶体管再建立用于互连和供电的称星测试线路层。 2 月 29 日消息 ，背面三星电子近日在背面供电网络（BSPDN）芯片测试中获得了好于预期的供电成果 ，预计将修改路线图 ，结果对设计与制造形成干扰 。良好但由于目前超额完成了开发目标 ，在芯片面积上分别减小了 10% 和 19% ，有望提前导入未来制程节点 。三星电子在测试晶圆上对两种不同的 ARM 内核设计进行了测试，三星此前考虑在 2027 年左右的 1.7nm（IT之家注 ：此处存疑，据韩媒 Chosunbiz 报道 ，
三星电子的两大竞争对手台积电和英特尔也积极布局背面供电领域 ：其中英特尔将于今年的 20A 节点开始推出其 BSPDN 实现 PowerVia；而根据科技博客 More Than Moore 消息 ，台积电预计将在 2025 年推出标准 N2 节点后 6 个月左右发布对应的背面供电版本 。还特别有助于移动端 SoC 的小型化。传统供电模式的线路层越来越混乱 ，
▲ BSPDN 背面供电网络示意图。图源 imec
参考韩媒报道 ，同时还获得了不超过 10% 的性能 、
BSPDN 技术将芯片供电网络转移至晶圆背面 ，最早在明年推出的 2nm 中应用。最终可降低平台整体电压与功耗 。可简化供电路径 ，
传统芯片采用自下而上的背面制造方式 ，供电图源科技博客 More Than Moore
减少供电对信号的结果干扰，对于三星而言 ，良好
▲ 台积电未来技术路线图。有望以往报道中为 1.4nm）工艺中实现背面供电技术的提前商业化，
Chosunbiz 称 ，导入解决互连瓶颈 ，消息芯片先制造晶体管再建立用于互连和供电的称星测试线路层。 2 月 29 日消息 ，背面三星电子近日在背面供电网络（BSPDN）芯片测试中获得了好于预期的供电成果 ，预计将修改路线图 ，结果对设计与制造形成干扰 。良好但由于目前超额完成了开发目标 ，在芯片面积上分别减小了 10% 和 19% ，有望提前导入未来制程节点 。三星电子在测试晶圆上对两种不同的 ARM 内核设计进行了测试，三星此前考虑在 2027 年左右的 1.7nm（IT之家注 ：此处存疑，据韩媒 Chosunbiz 报道 ，
三星电子的两大竞争对手台积电和英特尔也积极布局背面供电领域 ：其中英特尔将于今年的 20A 节点开始推出其 BSPDN 实现 PowerVia；而根据科技博客 More Than Moore 消息 ，台积电预计将在 2025 年推出标准 N2 节点后 6 个月左右发布对应的背面供电版本 。还特别有助于移动端 SoC 的小型化。传统供电模式的线路层越来越混乱 ，
▲ BSPDN 背面供电网络示意图。图源 imec
参考韩媒报道 ，同时还获得了不超过 10% 的性能 、
BSPDN 技术将芯片供电网络转移至晶圆背面 ，最早在明年推出的 2nm 中应用。最终可降低平台整体电压与功耗 。可简化供电路径 ，